1. 项目概述从“能画”到“会画”的分水岭如果你已经走过了原理图设计、封装库制作、元器件布局这些前期流程那么恭喜你你的PCB设计之旅即将进入最核心、也最考验功力的阶段——PCB布线。很多新手朋友可能会觉得布线不就是用线把点连起来吗用ADAltium Designer的交互式布线工具拖来拖去连通了DRC不报错就完事了。我刚开始接触PCB设计时也是这么想的直到第一次投板回来板子要么是信号质量奇差要么是电源噪声巨大甚至直接不工作才意识到之前的想法太天真了。PCB布线尤其是高速、高密度或高功率电路板的布线是一门融合了电气理论、电磁兼容EMC知识、生产工艺约束和设计者经验的综合艺术。而“层叠设置”和“规则设置”正是这门艺术的基石和宪法。层叠决定了你画板的“舞台”结构——有多少层每层是什么材质怎么排列规则设置则是你画线时必须遵守的“交通法规”——线多宽、间距多大、怎么打孔、哪些网络需要特殊照顾。这两个步骤没做好后续所有精细的布线操作都可能是空中楼阁板子性能和生产良率都无从谈起。这次记录我就结合自己踩过的坑和积累的经验详细拆解AD软件中PCB布线前的这两个关键准备工作层叠设置与规则设置。这不仅仅是软件操作指南更是理解其背后设计逻辑的思考过程。无论你是正在学习的学生还是希望提升设计质量的工程师理清这两块内容都能让你的PCB设计从“能画出来”升级到“能稳定工作”。2. 层叠设置构建信号的“高速公路网”在开始布线之前我们必须先定义PCB的“骨架”——层叠结构。这就像盖房子要先打地基和规划楼层不同的电路对“楼层”有不同的需求。2.1 层叠的核心目标与设计考量设置层叠绝不只是为了满足板厂“4层板”或“6层板”的加工要求。其核心目标有三个控制阻抗、提供完整回流路径、管理电磁干扰EMI。首先控制阻抗对于高速数字信号如DDR内存、USB、HDMI和射频信号至关重要。信号的完整性很大程度上取决于传输线的特征阻抗是否连续。而特征阻抗主要由线宽、线与参考平面的距离介质厚度以及介质的介电常数决定。层叠结构直接决定了后两个参数。其次提供完整回流路径。电流总是走阻抗最小的路径返回源端。对于高速信号其回流电流会紧贴着信号线下方的参考平面通常是地平面或电源平面流动。一个完整、无分割的参考平面能为回流电流提供低阻抗路径减少环路面积从而降低辐射和电感。如果层叠设计不当导致回流路径被切断或绕远就会产生严重的EMI问题。最后管理EMI。合理的层叠可以通过将敏感信号层夹在两个参考平面之间即“带状线”结构来提供天然的屏蔽将高速信号的电磁场束缚在两层平面之间减少对外辐射和受外界干扰。在设计层叠时你需要综合考虑以下因素电路类型是低速MCU控制板还是高速数字板、射频板、或者混合信号板信号速率板上最高频率的信号是多少上升时间多快电源种类有多少种电压是否需要独立的电源层成本与工艺层数越多成本越高对板厂工艺要求也越高。板厚要求最终PCB的总厚度是否有要求例如要插入特定的卡槽2.2 AD中层叠管理器的详细操作与参数解读在AD中我们通过“Layer Stack Manager”来定义层叠。快捷键D-K即可打开。2.2.1 添加/删除层与定义层类型进入管理器后默认可能是双面板。你可以通过右键菜单或上方工具栏添加层Add Layer。这里要注意“正片层”和“负片层”的区别正片层Signal/Plane你画上去的铜皮就是实际存在的铜。信号层和用“实心填充”或“铺铜”创建的电源/地层都属于正片。直观容易控制是当前最主流的方式。负片层Internal Plane整层都是铜你画上去的“线”或“区域”反而是要蚀刻掉铜的地方。适合用于种类单一、连接简单的大面积电源或地平面。负片层可以自动避让不同网络的过孔但不够直观检查不便在小规模设计中优势不大。我的建议是对于大多数不超过8层的板子全部使用正片层。这样层叠结构清晰在AD中查看和编辑都方便避免负片带来的理解成本和潜在错误。2.2.2 关键材料参数设置每一层绝缘介质Core和Prepreg都需要设置两个关键参数厚度Thickness这是层叠设计的核心变量之一。通常板厂会提供一系列标准的芯板Core和半固化片Prepreg厚度供你选择如0.1mm, 0.13mm, 0.2mm等。介电常数Dielectric Constant, Dk常见FR-4材料的Dk值大约在4.2-4.5之间但会随频率变化。对于阻抗控制要求极高的射频或高速数字电路你需要向板材供应商索取准确的在目标频率下的Dk值。在AD的层叠管理器里可以为每层介质单独设置Dk值。2.2.3 利用阻抗计算工具AD的层叠管理器内置了阻抗计算工具这是它的强大之处。你可以为目标阻抗例如单端50Ω差分100Ω预设线宽和间距软件会实时计算并显示当前层叠结构下的阻抗值。在层叠管理器中找到并点击“阻抗计算”相关的按钮或选项卡。选择计算模式单端微带线、带状线差分微带线、带状线。输入目标阻抗、参考的层叠选择信号层和其相邻的参考平面层。软件会根据你设置的介质厚度和Dk值反推出所需的线宽。你可以微调线宽观察阻抗的变化。注意这里计算出的线宽是一个理论值。最终投产前一定要将你的层叠结构文件通常是从AD导出的.stackup文件或详细PDF发给PCB板厂进行确认和优化。板厂会根据其实际使用的物料和工艺能力对你的设计进行微调并给出他们工艺下保证阻抗的最终线宽/间距值。切勿自己算完就直接投板。2.3 常见层叠结构实例分析与选择这里分析几种最常用的层叠结构假设使用1.6mm总板厚。2.3.1 四层板经典结构这是性价比最高的通用结构。Top Layer(信号/元件)Dielectric(如0.2mm PP)Internal Plane 1(地平面 GND) -核心参考层Core(如1.0mm Core)Internal Plane 2(电源平面 PWR)Dielectric(如0.2mm PP)Bottom Layer(信号/元件)设计思路将两个内部层设置为完整的电源和地平面。关键的高速信号线尽量走在Top或Bottom层因为它们相邻的就是完整的参考平面微带线结构阻抗容易控制回流路径清晰。电源平面可以为多个电源网络分割。这种结构很好地兼顾了信号完整性、电源完整性和成本。2.3.2 六层板优化结构当信号更复杂、需要更多布线空间时六层板是更好的选择。Top Layer(信号/元件)Dielectric(薄PP如0.1mm)Internal Plane 1(地平面 GND)Core(如0.3mm)Internal Signal Layer 1(高速信号层)Dielectric(薄PP如0.1mm)Internal Plane 2(地平面 GND) -核心地层Core(如0.3mm)Internal Signal Layer 2(低速信号/电源布线层)Dielectric(薄PP如0.1mm)Bottom Layer(信号/元件)设计思路这是一个“地-信号-地-信号-地”的对称结构。两个内部信号层被地平面紧紧夹在中间形成带状线结构对外辐射极小抗干扰能力强是布置最敏感高速信号如DDR数据线、时钟线的理想位置。顶层和底层可以放连接器、阻容元件以及一些对完整性要求稍低的信号。电源可以通过分割内电层或布线层来提供。2.3.3 两层板的无奈与技巧对于成本极其敏感的超简单电路可能只能用两层板。Top Layer(信号/电源/元件)Core(1.6mm)Bottom Layer(信号/电源/元件)设计思路因为没有连续的内电层信号回流路径长且环路面积大EMI性能差。此时必须通过大量且均匀的接地过孔缝合孔和密集的接地铜皮来构建一个“网格地”尽可能为信号提供回流路径。电源走线要尽量粗并在关键芯片电源引脚附近放置足够的去耦电容。两层板不适合任何高速信号。实操心得在层叠管理器里给每一层起一个清晰的名字例如“PWR_3V3”、“GND”、“SIG_HS1”。这在你后续设置布线规则、查看PCB时能极大提升效率避免混淆。3. 规则设置定义布线世界的“法律”如果说层叠是舞台搭建那么规则Rules就是演员布线必须遵守的剧本和动作规范。AD的设计规则系统极其强大但也略显复杂。合理的规则设置可以让你在布线时“随心所欲不逾矩”让软件自动帮你规避大部分低级错误。3.1 设计规则编辑器概览与优先级理解按快捷键D-R打开“PCB Rules and Constraints Editor”。所有规则都位于此。规则的核心逻辑是优先级Priority。当同一个对象如一条线同时满足多条规则的条件时AD将执行优先级最高的那条规则。你可以通过规则列表下方的“优先级”按钮来调整顺序。规则主要分为几大类电气Electrical、布线Routing、表贴SMT、阻焊Mask、平面Plane、测试点Testpoint、制造Manufacturing、高速High Speed、布局Placement、信号完整性Signal Integrity。我们最常用的是前四类。3.2 关键规则类别详解与配置实践3.2.1 电气规则ElectricalClearance安全间距这是最重要的规则之一定义了不同网络导体线、焊盘、过孔、铜皮之间的最小距离。设置时需考虑板厂的加工能力通常4-6mil是常规工艺和电压耐受要求高压部分间距要加大。技巧可以设置多条Clearance规则通过“Where the First object matches”和“Where the Second object matches”来精确控制特定网络之间的间距。例如可以将整个板子的默认间距设为6mil但将“电源网络比如12V”和“其他所有网络”的间距设为12mil以提高安全性。Short-Circuit短路通常禁止任何短路。保持默认即可。Un-Routed Net未连接网络检查是否所有网络都已物理连接。非常重要必须开启。Un-Connected Pin未连接引脚检查是否有元器件的引脚未接入任何网络。有助于发现原理图导入或封装错误。3.2.2 布线规则RoutingWidth线宽定义布线的宽度。和Clearance一样可以设置多条规则。配置实践先设置一条默认规则例如“All”线宽为6mil根据板厂能力。这是保底规则。为电源网络设置更宽的线宽。新建规则在“Where the First object matches”里选择“Net”然后点击查询助手Query Helper输入类似InNet(GND) Or InNet(VCC_3V3) Or InNet(VCC_5V)的语句来匹配所有电源和地网络。然后设置最小、首选、最大线宽例如20mil。电源线宽需要根据电流计算后面详述。为阻抗控制网络设置特定线宽。再新建规则匹配对应的网络如InNet(USB_DP)将线宽设置为你在层叠管理中计算出的、板厂确认的精确值例如单端8mil。将这条规则的优先级设为高于电源线宽规则。Routing Via Style过孔样式定义过孔的尺寸。配置实践至少设置两种过孔。一种“默认过孔”用于普通信号例如孔径8mil外径16mil。另一种“电源过孔”用于连接电源平面或承载大电流孔径可以大一些如12mil/24mil。同样通过匹配网络来应用。Differential Pairs Routing差分对布线如果你有USB、HDMI、LVDS等差分信号必须在此处定义差分对。首先要在原理图或PCB中用“差分对指示符”将两个网络配成对然后在这里为对应的差分对类设置规则包括线宽、间距、过孔样式等。AD的交互式差分对布线工具会强制遵守这些规则保证两根线等长、等距。3.2.3 平面规则PlanePower Plane Connect Style电源层连接方式当焊盘或过孔穿过一个电源平面负片层或正片分割层但网络名不相同时这个规则定义了它们之间如何隔离即“反焊盘”尺寸。通常采用“Relief Connect”热焊盘连接有十字花连接线或“No Connect”无连接。对于需要良好散热的大电流连接建议用“Direct Connect”直接全连接。对于普通信号过孔穿过电源平面用“No Connect”避免短路。Power Plane Clearance电源层间距定义电源平面负片上不同网络区域之间的间距或者非本网络过孔/焊盘与平面之间的间距即反焊盘的大小。这个值通常要比布线间距大一些比如12-20mil以确保加工安全。3.2.4 制造规则ManufacturingHole Size孔尺寸限制过孔和焊盘的内孔钻孔尺寸确保板厂能生产。例如设置最小孔径为6mil。Minimum Solder Mask Sliver最小阻焊桥防止阻焊油墨过细导致脱落。一般设为2-4mil。Silk to Silk Clearance丝印间距防止丝印重叠。设为4-6mil即可。Silk to Solder Mask Clearance丝印到阻焊间距防止丝印上焊盘。设为2-4mil。3.3 规则的高级应用基于类Class与查询Query的精准控制对于复杂板卡我们需要更精细的规则控制。这时就要用到“类”和“查询语句”。3.3.1 网络类Net Class你可以将具有相似特性的网络归为一个类。例如创建一个“DDR”类把所有DDR的数据线、地址线、控制线网络加进去。然后你就可以针对“DDR”这个类来统一设置线宽、间距、等长规则而无需为每个网络单独设置。 创建方法Design-Classes 在Net Classes上右键添加。3.3.2 差分对类Differential Pair Class类似网络类将多个差分对如USB、HDMI归类管理统一设置差分规则。3.3.3 查询构造器Query Builder这是AD规则系统的灵魂。通过它你可以写出非常灵活的匹配条件。匹配特定层OnLayer(Top Layer)匹配特定网络InNet(GND)匹配过孔IsVia组合条件OnLayer(Top Layer) and InNet(CLK_50M)匹配顶层上的50M时钟网络排除条件IsTrack and Not(InNet(GND) or InNet(VCC_3V3))匹配非电源地的走线掌握了查询语句你几乎可以为任何你想到的对象组合创建规则实现极其精细化的设计控制。4. 布线规则的核心参数计算与设定依据规则不是凭空填写的数字每一个参数背后都有电气或工艺的依据。这里重点讲两个最核心的计算电源线宽和高速信号阻抗。4.1 电源线宽计算基于载流能力电源线宽不足是导致板子发热甚至烧毁的常见原因。线宽需要根据它需要承载的电流来确定。确定最大电流通过原理图分析或芯片数据手册估算走线需要承载的最大连续电流I。计算所需截面积常用的经验公式基于IPC标准是对于外层Top/Bottom走线温升10°C时所需截面积A单位平方密耳约为A I / (K * (ΔT)^b)。其中K和b是常数对于外层铜一个更简易的近似是1 oz盎司铜厚约35μm1A电流需要至少10-15 mil的线宽。这是一个非常保守且好记的经验值。换算线宽如果你使用1 oz铜厚那么线宽W单位mil至少应为W ≈ I * 10。例如一条需要承载2A电流的3.3V电源线线宽至少应为20mil。对于内层走线由于散热条件差这个值要更大通常建议乘以1.5-2的系数。在AD中设置将计算出的值作为对应电源网络布线规则中的“最小线宽”Min Width。将“首选线宽”Preferred Width设置得比最小值稍大一些例如25mil给布线留有余地。注意事项对于大电流路径如3A单纯加宽线宽可能不够还需要使用更厚的铜箔如2 oz。在阻焊层开窗并在走线上搪锡以增加铜厚。使用电源平面代替走线。在AD中可以通过放置“填充”Fill或“实心区域”Solid Region来创建任意形状的粗导线。4.2 高速信号规则阻抗、等长与拓扑对于高速信号规则设置直接决定信号质量。4.2.1 阻抗匹配规则如前所述在层叠管理器中计算好特定阻抗如50Ω单端100Ω差分对应的线宽W和间距S针对差分对。然后在布线规则中为这些高速网络或网络类创建特定的“Width”规则将线宽锁定为计算值。如果是差分对在“Differential Pairs Routing”规则中设置“Min Width”、“Preferred Width”、“Max Width”为相同的计算线宽并设置“Min Gap”、“Preferred Gap”、“Max Gap”为计算出的间距S。同时勾选“约束”中的“Width”和“Gap”让软件在布线时强制执行。4.2.2 等长布线规则对于并行总线如DDR、PCIe或差分对需要控制一组信号线之间的长度差在允许的容差内以保证时序一致。创建匹配长度组Design-Classes-Matched Length Groups。新建一个组比如“DDR_DATA”把需要等长的所有网络或差分对拖进去。设置等长规则在规则编辑器中找到“High Speed” - “Matched Lengths”。“Where the First object matches”选择刚刚创建的“DDR_DATA”类。设置“Tolerance”容差例如DDR3数据线可能要求±25mil。“Style”选择“90 Degrees”或“45 Degrees”这决定了蛇形等长线的拐角样式90度在空间紧凑时能绕更多长度但阻抗不连续性稍差45度更平滑是更优选择。交互式等长调整布线完成后使用Tools-Interactive Length Tuning工具快捷键U,R点击需要调整的走线AD会以蛇形线的方式自动绕出需要的长度并实时显示当前长度与目标长度的差值。4.2.3 拓扑结构规则对于多负载的时钟或地址线有时需要指定布线的拓扑结构如菊花链、星形。这通常在“High Speed” - “Length”规则中通过设置“约束”里的“拓扑模式”来实现。不过对于大多数应用手动规划布局和布线顺序比依赖软件自动拓扑更可靠。5. 规则检查与实战调试流程设置好规则不是终点让规则在设计和后期检查中真正发挥作用才是关键。5.1 实时设计规则检查Online DRC确保在布线时软件界面右下角的“DRC”图标是绿色或黄色表示已开启在线DRC。当你的操作如画线、放置过孔违反任何一条已启用的规则时AD会立即高亮显示违规对象通常为亮绿色并阻止非法操作。这是防止错误的最有效防线。5.2 设计规则批量验证与报告在布线过程中或完成后应定期运行批量DRC检查。运行检查Tools-Design Rule Check。配置检查项在弹出的对话框中左侧选择要检查的规则类别右侧选择“在线”或“批量”检查。通常“在线”检查用于实时“批量”用于最终验证。建议在最终出图前勾选所有必要的制造和电气规则进行批量检查。解读报告检查完成后会生成一个.DRC报告文件。你需要仔细查看每一个错误Error和警告Warning。错误Error必须修改如短路、未连接网络、安全间距违规。警告Warning需要判断。例如“Silk to Solder Mask Clearance”警告可能只是丝印靠近了焊盘如果确认不影响焊接可以忽略。但像“Un-Routed Net”警告就必须当成错误来处理。5.3 常见规则冲突与排查技巧在实际操作中你可能会遇到规则冲突或DRC误报的情况。5.3.1 规则优先级冲突现象某条走线没有按你预想的特殊规则如电源线宽来布线。 排查打开规则编辑器检查针对该网络的规则优先级是否被更通用的规则如“All”规则覆盖了。调整优先级将特殊规则的优先级调高。5.3.2 铜皮与走线间距报错现象铺铜后铜皮与一些走线的间距产生大量DRC错误但你确认间距是足够的。 排查这通常是铜皮的网格属性导致。检查铜皮的“Properties”将“Remove Dead Copper”去掉勾选试试。更重要的是检查你的Clearance规则是否适用于“Polygon”对象。有时候需要专门为“Polygon”和其他对象之间设置一条间距规则。5.3.3 过孔与平面连接报错现象连接电源平面的过孔报“Short-Circuit”错误。 排查检查该过孔的网络名是否与电源平面该区域的网络名一致。如果使用的是负片层Internal Plane检查“Power Plane Connect Style”规则看该过孔与平面的连接方式是否被设置为“No Connect”。如果使用的是正片层铺铜检查过孔是否真的与铜皮建立了有效的连接有时需要重新铺铜。5.3.4 等长规则无法满足现象蛇形绕线空间不足无法绕到目标长度。 排查这是布局阶段埋下的坑。等长布线需要预留足够的“绕线空间”。在布局时就要将需要等长的器件如DDR芯片和CPU摆放得尽量靠近并给数据线组留出平行的、宽松的布线通道。如果布局太挤后期等长会非常痛苦甚至无法实现。此时可能不得不返回去调整布局。5.4 规则模板的创建与复用对于一个公司或经常做同类产品的个人来说为不同类型的项目如“4层通用MCU板”、“6层高速FPGA板”、“2层电源板”创建一套规则模板能极大提升效率。在一个已完成并验证好的项目中打开规则编辑器。点击左下角的“规则向导”或“导出规则”按钮不同AD版本位置可能不同将当前规则集导出为一个.rul文件。在新项目开始时导入这个.rul文件然后根据新项目的层叠和具体网络稍作调整即可。层叠和规则设置是PCB设计中承上启下的关键一步花在这里的时间会在后续布线、调试乃至产品稳定性上得到十倍百倍的回报。它强迫你在动笔鼠标画线之前就从系统层面思考电流、信号、电磁场和物理结构之间的关系。刚开始可能会觉得繁琐但一旦形成习惯你就会发现一份严谨的层叠和一套周全的规则是你面对复杂PCB设计时最坚实的底气。 1. 项目概述从“能画”到“会画”的分水岭如果你已经走过了原理图设计、封装库制作、元器件布局这些前期流程那么恭喜你你的PCB设计之旅即将进入最核心、也最考验功力的阶段——PCB布线。很多新手朋友可能会觉得布线不就是用线把点连起来吗用ADAltium Designer的交互式布线工具拖来拖去连通了DRC不报错就完事了。我刚开始接触PCB设计时也是这么想的直到第一次投板回来板子要么是信号质量奇差要么是电源噪声巨大甚至直接不工作才意识到之前的想法太天真了。PCB布线尤其是高速、高密度或高功率电路板的布线是一门融合了电气理论、电磁兼容EMC知识、生产工艺约束和设计者经验的综合艺术。而“层叠设置”和“规则设置”正是这门艺术的基石和宪法。层叠决定了你画板的“舞台”结构——有多少层每层是什么材质怎么排列规则设置则是你画线时必须遵守的“交通法规”——线多宽、间距多大、怎么打孔、哪些网络需要特殊照顾。这两个步骤没做好后续所有精细的布线操作都可能是空中楼阁板子性能和生产良率都无从谈起。这次记录我就结合自己踩过的坑和积累的经验详细拆解AD软件中PCB布线前的这两个关键准备工作层叠设置与规则设置。这不仅仅是软件操作指南更是理解其背后设计逻辑的思考过程。无论你是正在学习的学生还是希望提升设计质量的工程师理清这两块内容都能让你的PCB设计从“能画出来”升级到“能稳定工作”。2. 层叠设置构建信号的“高速公路网”在开始布线之前我们必须先定义PCB的“骨架”——层叠结构。这就像盖房子要先打地基和规划楼层不同的电路对“楼层”有不同的需求。2.1 层叠的核心目标与设计考量设置层叠绝不只是为了满足板厂“4层板”或“6层板”的加工要求。其核心目标有三个控制阻抗、提供完整回流路径、管理电磁干扰EMI。首先控制阻抗对于高速数字信号如DDR内存、USB、HDMI和射频信号至关重要。信号的完整性很大程度上取决于传输线的特征阻抗是否连续。而特征阻抗主要由线宽、线与参考平面的距离介质厚度以及介质的介电常数决定。层叠结构直接决定了后两个参数。其次提供完整回流路径。电流总是走阻抗最小的路径返回源端。对于高速信号其回流电流会紧贴着信号线下方的参考平面通常是地平面或电源平面流动。一个完整、无分割的参考平面能为回流电流提供低阻抗路径减少环路面积从而降低辐射和电感。如果层叠设计不当导致回流路径被切断或绕远就会产生严重的EMI问题。最后管理EMI。合理的层叠可以通过将敏感信号层夹在两个参考平面之间即“带状线”结构来提供天然的屏蔽将高速信号的电磁场束缚在两层平面之间减少对外辐射和受外界干扰。在设计层叠时你需要综合考虑以下因素电路类型是低速MCU控制板还是高速数字板、射频板、或者混合信号板信号速率板上最高频率的信号是多少上升时间多快电源种类有多少种电压是否需要独立的电源层成本与工艺层数越多成本越高对板厂工艺要求也越高。板厚要求最终PCB的总厚度是否有要求例如要插入特定的卡槽2.2 AD中层叠管理器的详细操作与参数解读在AD中我们通过“Layer Stack Manager”来定义层叠。快捷键D-K即可打开。2.2.1 添加/删除层与定义层类型进入管理器后默认可能是双面板。你可以通过右键菜单或上方工具栏添加层Add Layer。这里要注意“正片层”和“负片层”的区别正片层Signal/Plane你画上去的铜皮就是实际存在的铜。信号层和用“实心填充”或“铺铜”创建的电源/地层都属于正片。直观容易控制是当前最主流的方式。负片层Internal Plane整层都是铜你画上去的“线”或“区域”反而是要蚀刻掉铜的地方。适合用于种类单一、连接简单的大面积电源或地平面。负片层可以自动避让不同网络的过孔但不够直观检查不便在小规模设计中优势不大。我的建议是对于大多数不超过8层的板子全部使用正片层。这样层叠结构清晰在AD中查看和编辑都方便避免负片带来的理解成本和潜在错误。2.2.2 关键材料参数设置每一层绝缘介质Core和Prepreg都需要设置两个关键参数厚度Thickness这是层叠设计的核心变量之一。通常板厂会提供一系列标准的芯板Core和半固化片Prepreg厚度供你选择如0.1mm, 0.13mm, 0.2mm等。介电常数Dielectric Constant, Dk常见FR-4材料的Dk值大约在4.2-4.5之间但会随频率变化。对于阻抗控制要求极高的射频或高速数字电路你需要向板材供应商索取准确的在目标频率下的Dk值。在AD的层叠管理器里可以为每层介质单独设置Dk值。2.2.3 利用阻抗计算工具AD的层叠管理器内置了阻抗计算工具这是它的强大之处。你可以为目标阻抗例如单端50Ω差分100Ω预设线宽和间距软件会实时计算并显示当前层叠结构下的阻抗值。在层叠管理器中找到并点击“阻抗计算”相关的按钮或选项卡。选择计算模式单端微带线、带状线差分微带线、带状线。输入目标阻抗、参考的层叠选择信号层和其相邻的参考平面层。软件会根据你设置的介质厚度和Dk值反推出所需的线宽。你可以微调线宽观察阻抗的变化。注意这里计算出的线宽是一个理论值。最终投产前一定要将你的层叠结构文件通常是从AD导出的.stackup文件或详细PDF发给PCB板厂进行确认和优化。板厂会根据其实际使用的物料和工艺能力对你的设计进行微调并给出他们工艺下保证阻抗的最终线宽/间距值。切勿自己算完就直接投板。2.3 常见层叠结构实例分析与选择这里分析几种最常用的层叠结构假设使用1.6mm总板厚。2.3.1 四层板经典结构这是性价比最高的通用结构。Top Layer(信号/元件)Dielectric(如0.2mm PP)Internal Plane 1(地平面 GND) -核心参考层Core(如1.0mm Core)Internal Plane 2(电源平面 PWR)Dielectric(如0.2mm PP)Bottom Layer(信号/元件)设计思路将两个内部层设置为完整的电源和地平面。关键的高速信号线尽量走在Top或Bottom层因为它们相邻的就是完整的参考平面微带线结构阻抗容易控制回流路径清晰。电源平面可以为多个电源网络分割。这种结构很好地兼顾了信号完整性、电源完整性和成本。2.3.2 六层板优化结构当信号更复杂、需要更多布线空间时六层板是更好的选择。Top Layer(信号/元件)Dielectric(薄PP如0.1mm)Internal Plane 1(地平面 GND)Core(如0.3mm)Internal Signal Layer 1(高速信号层)Dielectric(薄PP如0.1mm)Internal Plane 2(地平面 GND) -核心地层Core(如0.3mm)Internal Signal Layer 2(低速信号/电源布线层)Dielectric(薄PP如0.1mm)Bottom Layer(信号/元件)设计思路这是一个“地-信号-地-信号-地”的对称结构。两个内部信号层被地平面紧紧夹在中间形成带状线结构对外辐射极小抗干扰能力强是布置最敏感高速信号如DDR数据线、时钟线的理想位置。顶层和底层可以放连接器、阻容元件以及一些对完整性要求稍低的信号。电源可以通过分割内电层或布线层来提供。2.3.3 两层板的无奈与技巧对于成本极其敏感的超简单电路可能只能用两层板。Top Layer(信号/电源/元件)Core(1.6mm)Bottom Layer(信号/电源/元件)设计思路因为没有连续的内电层信号回流路径长且环路面积大EMI性能差。此时必须通过大量且均匀的接地过孔缝合孔和密集的接地铜皮来构建一个“网格地”尽可能为信号提供回流路径。电源走线要尽量粗并在关键芯片电源引脚附近放置足够的去耦电容。两层板不适合任何高速信号。实操心得在层叠管理器里给每一层起一个清晰的名字例如“PWR_3V3”、“GND”、“SIG_HS1”。这在你后续设置布线规则、查看PCB时能极大提升效率避免混淆。3. 规则设置定义布线世界的“法律”如果说层叠是舞台搭建那么规则Rules就是演员布线必须遵守的剧本和动作规范。AD的设计规则系统极其强大但也略显复杂。合理的规则设置可以让你在布线时“随心所欲不逾矩”让软件自动帮你规避大部分低级错误。3.1 设计规则编辑器概览与优先级理解按快捷键D-R打开“PCB Rules and Constraints Editor”。所有规则都位于此。规则的核心逻辑是优先级Priority。当同一个对象如一条线同时满足多条规则的条件时AD将执行优先级最高的那条规则。你可以通过规则列表下方的“优先级”按钮来调整顺序。规则主要分为几大类电气Electrical、布线Routing、表贴SMT、阻焊Mask、平面Plane、测试点Testpoint、制造Manufacturing、高速High Speed、布局Placement、信号完整性Signal Integrity。我们最常用的是前四类。3.2 关键规则类别详解与配置实践3.2.1 电气规则ElectricalClearance安全间距这是最重要的规则之一定义了不同网络导体线、焊盘、过孔、铜皮之间的最小距离。设置时需考虑板厂的加工能力通常4-6mil是常规工艺和电压耐受要求高压部分间距要加大。技巧可以设置多条Clearance规则通过“Where the First object matches”和“Where the Second object matches”来精确控制特定网络之间的间距。例如可以将整个板子的默认间距设为6mil但将“电源网络比如12V”和“其他所有网络”的间距设为12mil以提高安全性。Short-Circuit短路通常禁止任何短路。保持默认即可。Un-Routed Net未连接网络检查是否所有网络都已物理连接。非常重要必须开启。Un-Connected Pin未连接引脚检查是否有元器件的引脚未接入任何网络。有助于发现原理图导入或封装错误。3.2.2 布线规则RoutingWidth线宽定义布线的宽度。和Clearance一样可以设置多条规则。配置实践先设置一条默认规则例如“All”线宽为6mil根据板厂能力。这是保底规则。为电源网络设置更宽的线宽。新建规则在“Where the First object matches”里选择“Net”然后点击查询助手Query Helper输入类似InNet(GND) Or InNet(VCC_3V3) Or InNet(VCC_5V)的语句来匹配所有电源和地网络。然后设置最小、首选、最大线宽例如20mil。电源线宽需要根据电流计算后面详述。为阻抗控制网络设置特定线宽。再新建规则匹配对应的网络如InNet(USB_DP)将线宽设置为你在层叠管理中计算出的、板厂确认的精确值例如单端8mil。将这条规则的优先级设为高于电源线宽规则。Routing Via Style过孔样式定义过孔的尺寸。配置实践至少设置两种过孔。一种“默认过孔”用于普通信号例如孔径8mil外径16mil。另一种“电源过孔”用于连接电源平面或承载大电流孔径可以大一些如12mil/24mil。同样通过匹配网络来应用。Differential Pairs Routing差分对布线如果你有USB、HDMI、LVDS等差分信号必须在此处定义差分对。首先要在原理图或PCB中用“差分对指示符”将两个网络配成对然后在这里为对应的差分对类设置规则包括线宽、间距、过孔样式等。AD的交互式差分对布线工具会强制遵守这些规则保证两根线等长、等距。3.2.3 平面规则PlanePower Plane Connect Style电源层连接方式当焊盘或过孔穿过一个电源平面负片层或正片分割层但网络名不相同时这个规则定义了它们之间如何隔离即“反焊盘”尺寸。通常采用“Relief Connect”热焊盘连接有十字花连接线或“No Connect”无连接。对于需要良好散热的大电流连接建议用“Direct Connect”直接全连接。对于普通信号过孔穿过电源平面用“No Connect”避免短路。Power Plane Clearance电源层间距定义电源平面负片上不同网络区域之间的间距或者非本网络过孔/焊盘与平面之间的间距即反焊盘的大小。这个值通常要比布线间距大一些比如12-20mil以确保加工安全。3.2.4 制造规则ManufacturingHole Size孔尺寸限制过孔和焊盘的内孔钻孔尺寸确保板厂能生产。例如设置最小孔径为6mil。Minimum Solder Mask Sliver最小阻焊桥防止阻焊油墨过细导致脱落。一般设为2-4mil。Silk to Silk Clearance丝印间距防止丝印重叠。设为4-6mil即可。Silk to Solder Mask Clearance丝印到阻焊间距防止丝印上焊盘。设为2-4mil。3.3 规则的高级应用基于类Class与查询Query的精准控制对于复杂板卡我们需要更精细的规则控制。这时就要用到“类”和“查询语句”。3.3.1 网络类Net Class你可以将具有相似特性的网络归为一个类。例如创建一个“DDR”类把所有DDR的数据线、地址线、控制线网络加进去。然后你就可以针对“DDR”这个类来统一设置线宽、间距、等长规则而无需为每个网络单独设置。 创建方法Design-Classes 在Net Classes上右键添加。3.3.2 差分对类Differential Pair Class类似网络类将多个差分对如USB、HDMI归类管理统一设置差分规则。3.3.3 查询构造器Query Builder这是AD规则系统的灵魂。通过它你可以写出非常灵活的匹配条件。匹配特定层OnLayer(Top Layer)匹配特定网络InNet(GND)匹配过孔IsVia组合条件OnLayer(Top Layer) and InNet(CLK_50M)匹配顶层上的50M时钟网络排除条件IsTrack and Not(InNet(GND) or InNet(VCC_3V3))匹配非电源地的走线掌握了查询语句你几乎可以为任何你想到的对象组合创建规则实现极其精细化的设计控制。4. 布线规则的核心参数计算与设定依据规则不是凭空填写的数字每一个参数背后都有电气或工艺的依据。这里重点讲两个最核心的计算电源线宽和高速信号阻抗。4.1 电源线宽计算基于载流能力电源线宽不足是导致板子发热甚至烧毁的常见原因。线宽需要根据它需要承载的电流来确定。确定最大电流通过原理图分析或芯片数据手册估算走线需要承载的最大连续电流I。计算所需截面积常用的经验公式基于IPC标准是对于外层Top/Bottom走线温升10°C时所需截面积A单位平方密耳约为A I / (K * (ΔT)^b)。其中K和b是常数对于外层铜一个更简易的近似是1 oz盎司铜厚约35μm1A电流需要至少10-15 mil的线宽。这是一个非常保守且好记的经验值。换算线宽如果你使用1 oz铜厚那么线宽W单位mil至少应为W ≈ I * 10。例如一条需要承载2A电流的3.3V电源线线宽至少应为20mil。对于内层走线由于散热条件差这个值要更大通常建议乘以1.5-2的系数。在AD中设置将计算出的值作为对应电源网络布线规则中的“最小线宽”Min Width。将“首选线宽”Preferred Width设置得比最小值稍大一些例如25mil给布线留有余地。注意事项对于大电流路径如3A单纯加宽线宽可能不够还需要使用更厚的铜箔如2 oz。在阻焊层开窗并在走线上搪锡以增加铜厚。使用电源平面代替走线。在AD中可以通过放置“填充”Fill或“实心区域”Solid Region来创建任意形状的粗导线。4.2 高速信号规则阻抗、等长与拓扑对于高速信号规则设置直接决定信号质量。4.2.1 阻抗匹配规则如前所述在层叠管理器中计算好特定阻抗如50Ω单端100Ω差分对应的线宽W和间距S针对差分对。然后在布线规则中为这些高速网络或网络类创建特定的“Width”规则将线宽锁定为计算值。如果是差分对在“Differential Pairs Routing”规则中设置“Min Width”、“Preferred Width”、“Max Width”为相同的计算线宽并设置“Min Gap”、“Preferred Gap”、“Max Gap”为计算出的间距S。同时勾选“约束”中的“Width”和“Gap”让软件在布线时强制执行。4.2.2 等长布线规则对于并行总线如DDR、PCIe或差分对需要控制一组信号线之间的长度差在允许的容差内以保证时序一致。创建匹配长度组Design-Classes-Matched Length Groups。新建一个组比如“DDR_DATA”把需要等长的所有网络或差分对拖进去。设置等长规则在规则编辑器中找到“High Speed” - “Matched Lengths”。“Where the First object matches”选择刚刚创建的“DDR_DATA”类。设置“Tolerance”容差例如DDR3数据线可能要求±25mil。“Style”选择“90 Degrees”或“45 Degrees”这决定了蛇形等长线的拐角样式90度在空间紧凑时能绕更多长度但阻抗不连续性稍差45度更平滑是更优选择。交互式等长调整布线完成后使用Tools-Interactive Length Tuning工具快捷键U,R点击需要调整的走线AD会以蛇形线的方式自动绕出需要的长度并实时显示当前长度与目标长度的差值。4.2.3 拓扑结构规则对于多负载的时钟或地址线有时需要指定布线的拓扑结构如菊花链、星形。这通常在“High Speed” - “Length”规则中通过设置“约束”里的“拓扑模式”来实现。不过对于大多数应用手动规划布局和布线顺序比依赖软件自动拓扑更可靠。5. 规则检查与实战调试流程设置好规则不是终点让规则在设计和后期检查中真正发挥作用才是关键。5.1 实时设计规则检查Online DRC确保在布线时软件界面右下角的“DRC”图标是绿色或黄色表示已开启在线DRC。当你的操作如画线、放置过孔违反任何一条已启用的规则时AD会立即高亮显示违规对象通常为亮绿色并阻止非法操作。这是防止错误的最有效防线。5.2 设计规则批量验证与报告在布线过程中或完成后应定期运行批量DRC检查。运行检查Tools-Design Rule Check。配置检查项在弹出的对话框中左侧选择要检查的规则类别右侧选择“在线”或“批量”检查。通常“在线”检查用于实时“批量”用于最终验证。建议在最终出图前勾选所有必要的制造和电气规则进行批量检查。解读报告检查完成后会生成一个.DRC报告文件。你需要仔细查看每一个错误Error和警告Warning。错误Error必须修改如短路、未连接网络、安全间距违规。警告Warning需要判断。例如“Silk to Solder Mask Clearance”警告可能只是丝印靠近了焊盘如果确认不影响焊接可以忽略。但像“Un-Routed Net”警告就必须当成错误来处理。5.3 常见规则冲突与排查技巧在实际操作中你可能会遇到规则冲突或DRC误报的情况。5.3.1 规则优先级冲突现象某条走线没有按你预想的特殊规则如电源线宽来布线。 排查打开规则编辑器检查针对该网络的规则优先级是否被更通用的规则如“All”规则覆盖了。调整优先级将特殊规则的优先级调高。5.3.2 铜皮与走线间距报错现象铺铜后铜皮与一些走线的间距产生大量DRC错误但你确认间距是足够的。 排查这通常是铜皮的网格属性导致。检查铜皮的“Properties”将“Remove Dead Copper”去掉勾选试试。更重要的是检查你的Clearance规则是否适用于“Polygon”对象。有时候需要专门为“Polygon”和其他对象之间设置一条间距规则。5.3.3 过孔与平面连接报错现象连接电源平面的过孔报“Short-Circuit”错误。 排查检查该过孔的网络名是否与电源平面该区域的网络名一致。如果使用的是负片层Internal Plane检查“Power Plane Connect Style”规则看该过孔与平面的连接方式是否被设置为“No Connect”。如果使用的是正片层铺铜检查过孔是否真的与铜皮建立了有效的连接有时需要重新铺铜。5.3.4 等长规则无法满足现象蛇形绕线空间不足无法绕到目标长度。 排查这是布局阶段埋下的坑。等长布线需要预留足够的“绕线空间”。在布局时就要将需要等长的器件如DDR芯片和CPU摆放得尽量靠近并给数据线组留出平行的、宽松的布线通道。如果布局太挤后期等长会非常痛苦甚至无法实现。此时可能不得不返回去调整布局。5.4 规则模板的创建与复用对于一个公司或经常做同类产品的个人来说为不同类型的项目如“4层通用MCU板”、“6层高速FPGA板”、“2层电源板”创建一套规则模板能极大提升效率。在一个已完成并验证好的项目中打开规则编辑器。点击左下角的“规则向导”或“导出规则”按钮不同AD版本位置可能不同将当前规则集导出为一个.rul文件。在新项目开始时导入这个.rul文件然后根据新项目的层叠和具体网络稍作调整即可。层叠和规则设置是PCB设计中承上启下的关键一步花在这里的时间会在后续布线、调试乃至产品稳定性上得到十倍百倍的回报。它强迫你在动笔鼠标画线之前就从系统层面思考电流、信号、电磁场和物理结构之间的关系。刚开始可能会觉得繁琐但一旦形成习惯你就会发现一份严谨的层叠和一套周全的规则是你面对复杂PCB设计时最坚实的底气。 
算法精解与面试技巧)
